毕业设计--89C51单片机

The Descriptionof AT89S511General DescriptionTh.AT89S

5.i..low-power.high-performanc.CMO.8-bi.microcontrolle.wit.

4.byte.o.In-Syste.Programmabl.Flas.memory.Th.devic.i.manufacture.usin.Atmel.high-densit.nonvolatil.memor.technolog.an.i.compatibl.wit.th.industry-standar.80C5,instructio.se.an.pinout.Th.on-chi.Flas.allow.th.progra.memor.t.b.reprogramme.in-syste.o.b..conventiona.nonvolatil.memor.programmer.B.combinin..versatil.8-bi.CP.wit.In-Syste.Programmabl.Flas.o..monolithi.chip.th.Atme.AT89S

5.i..powerfu.microcontrolle.whic.provide..highly-flexibl.an.cost-effectiv.solutio.t.man.embedde.contro.applications.2PortsPor..i.a.8-bi.bi-directionaJ/.por.wit.interna.puH-ups.Th.Por..outpu.buffer.ca.sink/sourc.fou.TT.inputs.Whe.l.ar.writte.t.Por..pins.the.ar.pulle.hig.b.th.interna.pull-up.an.ca.b.use.a.inputs.A.inputs.Por..pin.tha.ar.externall.bein.pulle.lo.wil.sourc.curren.IIL.becaus.o.th.interna.pull-ups.如果的EA引脚接地（GND）,全部程序都可以执行外部存储器在AT89s51,如果EA连接到电源（），程序首先执行地址从到内部存储器，在执行地址+VCC0000H FFFH从到的外部程序存储器1000H FFFFH数据存储器

3.2具有字节的内部这字节都可以通过直接和间接寻址方式访问，AT89s51128RAM128堆栈操作可利用间接寻址方式进行，因此，字节都可以可作为堆栈空间128看门狗定时器（）4WDT看门狗定时器（）是为了解决程序运行时可能进入混乱或死循环而设置，它由WDT CPU一个计数器和看门狗定时器复位（）构成外部复位时，看门狗14bit SFRWDTRST定时器（WDT）默认为关闭状态，要打开WDT,用户必须按顺序将01EH和0E1H写到WDTRST寄存器（SFR地址为0A6H）,当启动了WDT,它会随警惕振荡器在每个机器周期计数，除了硬件复位或溢出复位外没有其它方法关闭当溢出，WDT WDT,WDT将使引脚输出高电平的复位脉冲RST使用看门狗定时器（）

3.1WDT用户在打开时，需要按次序将和写到寄存器（的地址WDT01EH0E1H WDTRSTSFR为）当打开后，需要在一定的时候将和写道寄存器0A6H,WDT01EH0E1H WDTRST以避免计数溢出位计数器达到（）将溢出并使WDT14WDT163833FFFH,WDT用器件复位打开时，它会随着晶体振荡器在每个机器周期计数，这意味着用户WDT必须在小于每个机器周期内复位也即写和到寄存16383WDT,01EH0E1H WDTRST器，为只写寄存器计数器既不可读也不可写，当溢出时，通常WDTRST WDT WDT将使引脚输出高电平的复位脉冲复位脉冲持续时间为而（晶RST98xTosc,Tosc=l/Fosc体振荡频率）为使工作最优化，必须在合适的程序代码时间段周期地复位WDTWDT防止溢出WDT掉电和空闲模式下的

4.2WDT掉电时期，晶体振荡停止，看门狗定时器也停止掉电模式下，用户不嗯那个在复位看门狗定时器有两种方法可以推出掉电模式硬件复位或通过激活外部中断，当硬件复位退出掉电模式时，处理看门狗定时器可像通常的上电复位一样当由中断退出掉电模式时则有所不同，中断低电平状态持续到晶体振荡稳定，当中断电平变为高电平事即可相应中断服务以防止中断误复位，当器件复位，中断引脚持续为低时，看门狗定时器并未开始计数，知道中断引脚被拉高时为止这为在掉电模式下的中断执行中断服务程序而设置为保证看门狗定时器在退出掉电模式时极端情况下不溢出，最好在进入掉电模式前复位看门狗定时器在进入空闲模式前，看门狗定时器打开时，是否继续计数由中的的位决定，在期间（位）WDT SFRAUXR WDIDLEIDLE WDIDLER默认状态是继续计数为防止从空闲模式中复位，用户应该周期性地设置定AT89s51时器，重新进入空闲模式当WDIDLE位被置位，在空闲模式中看门狗定时器将停止计数，直到从空闲（IDLE）模式中退出重新开始计数中断5共有五个中断向量两个外部中断（和）,两个定时器中断AT89s51INTO INT1（和）和一个串行中断这些中断源各自的禁止和使能位参见特殊功Timer Timerl能寄存器的也包含总中断控制位清将关闭所有中断IE IEEA,EA0,振荡器特性6中有一个用于构成内部振荡器的高增益反相放大器，引脚和分AT89S51XTAL1XTAL2别是该放大器的输入端和输出端如图所示外接石英晶体或陶瓷谐振器都可以使用于反馈元件用户也可以采用外部时钟，在这种情况下，外部时钟接到端，即XTAL1内部时钟发生器的输入端，则悬空，如图所示由于外部时钟信号是通过XTAL27-2一个分频触发器后作为内部时钟信号的，所以对外部时钟信号的占空比没有特殊要2求，但是最小高电平持续时间和最大的低电平时序时间应符合产品技术条件的要求空闲模式7在空闲工作模式状态，保持睡眠状态而所有片内的外设仍然保持激活状态，这种CPU方式由软件产生此时，片内和所有特殊功能寄存器的内特那个保持不变,空闲RAM模式可由任何语序中断的请求或硬件复位终止需要注意的是，当由硬件复位来终止空闲工作模式时，通常是从激活空闲模式CPU那条指令的下一条指令开始继续执行程序的，要完成内部复位操作，硬件复位脉冲要保持两个机器周期有效，在这种情况下，内部禁止访问片内而允许访问其CPU RAM,他端口为了避免在复位结束时可能对端口产生意外写入，激活空闲模式的那条指令的后一条指令不应该是一条对端口或外部存储器的写入指令掉电模式8在掉线模式下，振荡器停止工作，进入掉电模式的指令是最后一条被执行的指令，片内和特殊功能寄存器的内容在终止掉电模式前被冻结退出掉电模式的方法RAM是硬件复位或由处于使能状态的外中断和激活复位后将重新定义全部INTO INT1特殊功能寄存器，但不改变原来中的内容，在恢复到正常工作电平前,复RAM VCC位应无效，且必须保持一定时间以使振荡器重启动并稳定工作表空闲和掉电期间外部引脚状态8-1模式程序存储区ALE PSENPORTO P0RT1P0RT2P0RT3空闲模式内部11数据数据数据数据空闲模式外部11浮空数据地址数据掉电模式内部00数据数据数据数据掉电模式外部00浮空数据数据数据中北大学届毕业设计中英文翻译2010Port1also receivesthe low-order addressbytes duringFlash programmingandverification.Port PinAlternate FunctionsPl.5MOSI usedfor In-System ProgrammingPl.6MOSO usedfor In-System ProgrammingPl.7SCKused forIn-System ProgrammingPor..i.a.8-bi.bi-directiona.I/.por.wit.interna.pull-ups.Th.Por..outpu.buffer.ca.sink/sourc.fou.TT.inputs.Whe.l.ar.writte.t.Por..pins.the.ar.pulle.hig.b.th.interna.pull-up.an.ca.b.use.a.inputs.A.inputs.Por..pin.tha.ar.externalLbein.pulle.lo.wil.sourc.curren.IIL.becaus.o.th.interna.pull-ups.Por..emit.th.high-orde.addres.byt.durin.fetche.fro.externa.progra.memor.an.durin.accesse.t.externa.dat.memor.tha.us.l6-bi.addresse.MOV..DPTR.I.thi.application.Por..use.stron.interna.pull-up.whe.emittin.ls.Durin.accesse.t.externa.dat.memor.tha.us.8-bi.addresse.MOV..RI.Por..emit.th.content.o.th.P.Specia.Functio.Register.Por..als.receive.th.high-orde.addres.bit.an.som.contro.signal.durin.Flas.programmin.an.verification.Por..i.a.8-bi.bi-di AlternateFunctionsrectiona.I/.por.wit.interna.pull-ups.Th.Por..outpu.b uffer.ca.sink/sour c.fou.TT.inputs.Whe.l.ar.writte.t.Por..pins.the.ar.p ulle.hig.b.th.inter na.pull-up.an.ca.b.use.a.inputs.A.inputs.Por..pin.tha.ar.externall.bei n.pulle.lo.wil.sou rc.curren.IIL.be caus.o.th.pull-up s.Por..rcccive.som.contro.signal.f o.Flas.programm in.an.verification.Por..als.serve.th.function.o.variou.specia.feature.o.th.AT89S

51.a.show.i.th.followingable.Port PinP

3.0RXDserial inputportP

3.1TXDserial outputportP

3.2INTOexternal interrupt0P

3.3INTI externalinterrupt1P

3.4T0timer0external inputP

3.5T1timer1external inputP

3.6WRexternal datamemory writestrobeP

3.7RDexternal datamemory readstrobe3Memory OrganizationMCS-

5.device.hav..separat.addres.spac.fo.Progra.an.Dat.Memory.U.t.

64.byte.eac.o.externa.Progra.an.Dat.Memor.ca.b.addressed.

3.1Program Memory

1.th.E.pi.i.connecte.t.GND.al.progra.fetche.ar.directe.t.externa,memory・

0.th.AT89S

51.i.E.i.connecte.t.VCC.progra.fetche.t.addresse.

0000.throug.FFF.ar.directe.t.interna,memor.an.fetche.t.addresse.

1000.throug.FFFF.a r.directe.t.externa,memory.

3.2Data MemoryTh.AT89S

5.implement.

12.byte.o.on-chi.RAM.Th.

12.byte.ar.accessibl.vi.direc.an.indirec.addressin.modes.Stac.operation.ar.example.o.indirec.addressing.s.th.

12.byte.o.dat.RA.ar.availabl.a.stac.space.4Watchdog TimerOne-time Enabledwith Reset-out..Th.WD.i.intende.a..recover.metho.i.situation.wher.th.CP.ma.b.subjecte.t.softwar.upsets.Th.WD.consist.o..l4-bi.counte.an.th.Watchdo.Time.Rese.WDTRST.SFR.Th.WD.i.defaulte.t.disabl.fro.exitin.reset.T.enabLth.WDT..use.mus.writ.01E.an.0El.i.sequenc.t.th.WDTRS.registe.SF.locatio.0A6H.Whe.th.WD.i.enabled.i.wil.incremen.ever.machin.cycl.whiLth.oscillato.i.running.Th.WD.timeou.perio.i.dependen.o.th.externa.doc.frequency.Ther.i.n.wa.t.disabl.th.WD.excep.throug.rese.eithe.hardwar.rese.o.WD.overflo.reset.Whe.WD.overflows.i.wil.driv.a.outpu.RESE.HIG.puls.a.th.RS.pin.

4.1Using the WDTT.enabLth.WDT..use.mus.writ.01E.an.0El.i.sequenc.t.th.WDTRS.registe.SF.locatio.0A6H.Whe.th.WD.i.enabled.th.use.need.t.servic.i.b.writin.01E.an.0El.t.WDTRS.t.avoi..WD.overflow.Th.l4-bi.counte.overflow.whe.i.reache.l

638.3FFFH.an.thi.wil.rese.th.device.Whe.th.WD.i.enabled.i.wil.incremen.ever.machin.cycl.whil.th.oscillato.i.running.Thi.mean.th.use.mus.rese.th.WD.aJeas.ever.l

638.machin.cycles.T.rese.th.WD.th.use.mus.writ.01E.an.0El.t.WDTRST.WDTRS.i..write-onl.register.Th.WD.counte.canno.b.rea.o.written.Whe.WD.overflows.i.wil.generat.a.outpu.RESE.puls.a.th.RS.pin.Th.RESE.puls.duratio.i.98xTOSC.wher.TOS..l/FOSC.T.mak.th.bes.us.o.th.WDT.i.shoul.b.service.i.thos.section.o.cod.tha.wil.periodicall.b.execute.withi.th.tim.require.t.preven..WD.reset.

4.2WDT DURINGPower-down andIdleI.Power-dow.mod.th.oscillato.stops.whic.mean.th.WD.als.stops.WhiLi.Power-dow.已,mode,th.us doe.no.nee.t.servic.th.WDT.Ther.ar.tw.method exitin.Power-dow.mode.b..hardwar.rese.o.vi..level-activate.externa.interrupt.whic.i.enable.prio.t.enterin.Power-dow.mode.Whe.Power-dow.i.exite.wit.hardwar.reset.servicin.th.WD.shoul.occu.a.i.normall.doe.wheneve.th.AT89S

5.i.reset.Exitin.Power-dow.wit.a.interrup.i.significantl.different.Th.interrup.i.hel.lo.lon.enoug.fo.th.oscillato.t.stabilize.Whe.th.interrup.i.brough.high.th.interrup.i.serviced.T.preven.th.WD.fro.resettin.th.devic.whil.th.interrup.pi.i.heLlow.th.WD.i.no.starte.unti.th.interrup.i.pulle.high.Li.suggeste.tha.th.WD.b.rese.durin.th.interrup.servic.fo.th.interrup.use.t.exi.Power-dow.mode.T.ensur.tha.th.WD.doe.no.overflo.withi..fe.state.o.exitin.Power-down.i.i.bes.t.rese.th.WD.jus.befor.enterin.Power-dow.mode.Befor.goin.int.th.IDL.mode.th.WDIDL.bi.i.SEAUX.i.use.t.determin.whethe.th.WD.continue.t.coun.i.enabled.Th.WD.keep.countin.durin.IDL.WDIDL.bi..

0.a.th.defaul.state.T.preven.th.WD.fro.resettin.th.AT89S

5.whil.i.IDL.mode.th.use.shoul.alway.se.u..time.tha.wil.periodicall.exi.IDLE.servic.th.WDT.an.reente.IDL.mode.With WDIDLEbit enabled,theWDTwill stopto countin IDLEmode andresumes thecountupon exitfrom IDLE.

5.1nterruptsTh.AT89S

5.ha..tota.o.fiv.interrup.vectors,tw.externa,interrupt.INT.an.INTI.tw.time,interrupt.Timer..an.

1.an.th.seria.por.interrupt.Thes.in terrupt.ar.al.show.i.Figur.6-

1.Eac.o.thes.interrup.source,ca.b.individu all.enable,o.disable,b.settin.o.clearin..bi.i.Specia.Functio.Registe.IE,I.als.contain..globa.disabl.bit.EA.whic.disable,al.interrupt,a.once.6Oscillator CharacteristicsXTAL.an.XTAL.ar.th.inpu.an.output.respectively.o.a.invertin.amplifie.tha.ca.b.configure.fo.us.a.a.on-chi.oscillator.a.show.i.Figur.7-LEithe..quart.crysta.o.cerami.resonato.ma.b.used.T.driv.th.devic.fro.a.externa.doc.source.XTAL.shoul.b.lef.unconnecte.whil.XTAL.i.driven.a.show.i.Figur.7-

2.Ther.ar.n.requirement.o.th.dut.cycLo.th.externa.doc.signal.sinc.th.inpu.t.th.interna.clockin.circuitr.i.throug..divide-by-tw.flip-flop.bu.minimu.an.maximu.voltag.hig.an.lo.tim.specification.mus.b.observed.7Idle ModeLidl.mode.th.CP.put.itsel.t.slee.whil.al.th.on-chi.peripheral.remai.active.Th.mod.i.invoke.b.software.Th.conten.o.th.on-chi.RA.an.al.th.specia.functio.register.remai.unchange.durin.thi.mode.Th.idLmod.ca.b.terminate.b.an.enable.interrup.o.b..hardwar.reset.Not.tha.whe.idl.mod.i.terminate.b..hardwar.reset.th.devic.normall.resume.pro-gra.executio.fro.wher.i.lef.off.u.t.tw.machin.cycle.befor.th.interna.rese.algorith.take.control.On-chi.hardwar.inhibit.acces.t.interna.RA.i.thi.event.bu.acces.t.th.por.pin.i.no.inhibited.T.eliminat.th.possibilit.o.a.unexpecte.writ.t..por.pi.whe.idl.mod.i.terminate.b..reset.th.instructio.followin.th.on.tha.invoke.idl.mod.shoul.no.writ.t..por.pi.o.t.externa.memory.8Power-down ModeI.th.Power-dow.mode.th.oscillato.i.stopped,an.th.instructio.tha.invoke.Power-dow.i.th.las.instructio.executed.Th.on-chi.RA.an.Specia.Functio.Register,retai.thei.v alue.unti.th.Power-dow.mod.i.terminated.Exi.fro.Power-dow.mod.ca.b.initiate,eithe.b..hardwar.rese.o.b.activatio.o.a.enable,externa,interrup.INT.o.INTI.Rese.redefine.th.SFR.bu.doe.no.chang.th.on-chi.RAM.Th.rese.shoul.no.b.activate,befor.VC.i.restore,t.it.norma,operatin.leve.an.mus.b.hel.activ.Ion.enoug.t.allo.th.oscillato.t.restar.an.stabilize.Table8-1Status ofExternal PinsDuring Idleand Power-down ModesModeProgram MemoryALE PSENPORTO PORTI PORT2PORT3Idle Internal11Data Data Data DataIdleExternal11Float DataAddress DataPower-down Internal00DataDataData DataPower-down External00Float DataData DataAT89S51概述一般概述1该是一个低功耗，高性能位微控制器,可在字节的系统内编程的AT89S51CMOS84K闪存存储器该设备是采用的高密度、非易失性存储器技术和符合工业标准的Atmel指令集和引脚芯片上的程序存储器在系统中可重新编程或常规非易失80C51Flash性内存编程通过结合通用位中央处理器的系统内可编程闪存的单芯片，8AT89s51是一个功能强大的微控制器提供了高度灵活的和具有成本效益的解决办法,可在许多嵌入式控制中应用在提供以下标准功能字节的闪存，字节的个AT89S514K Flash128RAM,32I/0线，看门狗定时器，两个数据指针，两个位定时器/计数器，向量两级中断结构，165全双工串行端口，片上振荡器和时钟电路此外，设计了可降至零频率的静AT89s51态逻辑操作和支持两种软件可选的节电工作模式在空闲模式下停止的工作，但允许、定时器/计数器、串行接口和中断系统CPU RAM继续运行掉电模式保存中的内容，停止振荡器工作并禁止其它所有部件工作，RAM直到下一个外部中断或硬件复位端口2端口是一个位漏极开路双向端口作为一个输出端口，每个引脚可驱P08I/0动个输入对端口写可作为高阻抗输入端用在访问外部程序和数据存储8TTL“1”器时，端口也可以配置为复低阶地址/数据总线在访问期间激活内部上拉电阻P0在编程时，端口接收指令字节，而在程序校验时，输出指令字节，同时要求Flash P0外接上拉电阻端口是一个带内部上拉电阻的位双向端口端口的输出缓冲级可以P18I/0P1驱动四个TTL输入对端口写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作为输入口作为输入口时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（HL）,Flash编程和程序校验期间，P1接收低8位地址端口引脚第二功能（用于编程）P

1.5M0SI ISP（用于编程）P

1.6MISO ISP（用于编程）P

1.7SCK ISPP2端口是一个带有内部上拉电阻的8位双向I/O端口P2端口的输出缓冲级可驱动（吸收或输出电流）4个TTL输入对端口写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口当作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（HL）o在访问外部程序存储器或16位地址的外部数据存储器（例如执行M0VX@DPTR指令）时，P2端口送出高8位地址数据在访问8位地址的外部数据存储器（例如执行M0VX@Ri指令）时，P2端口上的内容（即特殊功能寄存器（SFR）区中P2寄存器的内容），在整个访问期间不变Flash编程或校验时，P2也可接收高位地址和其它控制信号端口是一组带有P3第二功能内部上拉电阻的位8双向端口I/OP3端口输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路对P3端口写入时，他们被内部上拉电阻拉高并作为输入端口当作输入端时，被外部拉低“1”的端口P2将用上拉电阻输出电流（）端IIL.P3口还接收一些用于闪存Flash编程和程序校验的控制信号端口可以采P3用的AT89S51各种特殊功能，如下表所zjK o端口引脚P

3.0RXD（串行输入端口）P

3.1TXD（串行输出端口）P

3.2而）（外部中断0）P

3.3INT1（外部中断1）P

3.4T0（定时/计数器0外部输入）P

3.5T1（定时/计数器1外部输入）P

3.6WR（外部数据存储器写选通）P

3.7RD（外部数据存储器读选通）存储器结构3单片机内核采用程序存储器和数据存储器空间分开的结构，均具有外部MCS-5164KB程序和数据的寻址空间程序存储器

3.1。