硬件工程师面试题集（含答案-很全）

完整版硬件工程师面试题集含答案，很全.docx硬件工程师面试题集,嵌入式系统，电子线路,通讯，微电子，半导体DSP---Real_Yamede、下面是一些基本的数字电路知识问题，请简要回答之1什么是和时间？1Setup Hold答用于测试芯片对输入信号和时钟信号之间的时Setup/Hold Time间要求建立时间是指触发器的时钟信号上升沿到来以前，Setup Time数据能够保持稳定不变的时间输入数据信号应提前时钟上升沿如上升沿有效时间到达芯片，这个就是建立时间通常所说的如T TSetupTimeo不满足,这个数据就不能被这一时钟打入触发器，只有在下一Setup Time个时钟上升沿到来时，数据才能被打入触发器保持时间是Hold Time指触发器的时钟信号上升沿到来以后，数据保持稳定不变的时间如果不够，Hold Time数据同样不能被打入触发器什么是竞争与冒险现象？怎样判断？如何消除？2答在组合逻辑电路中，由于门电路的输入信号经过的通路不尽相同，所产生的延时也就会不同，从而导致到达该门的时间不一致，我们把这种现象叫做竞争由于竞争而在电路输出端可能产生尖峰脉冲或毛刺的现象叫冒险如果布尔式中有相反的信号则可能产生竞争和冒险现象解决方法一是添加布尔式的消去项，二是在芯片外部加电容请画出用触发器实现倍分频的逻辑电路3D2答把触发器的输出端加非门接到端即可，如下图所示D D什么是线与逻辑，要实现它，在硬件特性上有什么具体要4求？压放大能力但其输出电阻很大，因而带负载能力较差电容起相c位补偿作用、电阻和电容串联,输入电压为和之间的电压，输出电19R CR C压分别为上电压和C上电压，求这两种电路输出电压的频谱，判断这两种电路何为高通R滤波器，何为低通滤波器当时，给出输入电压波形图，绘制两种电路的输出波RCt形图时，给出输入电压波形图，绘制两种电路bdsfid=255p=5的输出波形图答当输出电压为上电压时电路的频率响应为C从电路的频率响应不难看出输出电压加在上的为低通滤波器，输出C电压加在上的为高通滤波器，说明信号的频率远远小于滤波器R RCt的中心频率，所以对于第二个电路基本说明信号的频率bdsfid=260p=远远小于滤波器的中心频率，所以对于第二个电路基本上无输出，第一个电路的输出波形与输入波形基本相同、选择电阻时要考虑什么？20主要考虑电阻的封装、功率、精度、阻值和耐压值等、在电路中，要有一个单管作为开关管精确传递模拟低电21CMOS平，这个单管你会用管还是管，为什么P N答用管管传递低电平，管传递高电平管的阈值电压为N N P N正，管的阈值电P压为负在管栅极加在漏极加那么源级的输出电压范N VDD,VDD,围为到因为管的导通条件是当输出到达0VDD-Vth,N VgsVth,时管子已经关断了所以当栅压VDD-Vth为时，源级的最高输出电压只能为这叫阈值损失VDD VDD-Vth管的输出要比栅压N损失一个阈值电压因此不宜用管传输高电平管的输出也会比N P栅压损失一个阈值同理栅压为时，管源级的输出电压范围为至」因此不0P VDDI IVth宜用管传递低电平P，、画电流偏置的产生电路并解释22基本的偏置电流产生电路包括镜像电流源、比例电流源和微电流源三种下面以镜像电流源电路为例进行说明、画出施密特电路，求回差电压23答下图是用反相器构成的施密特电路:因此回差电压为CMOS VTVTHR1V DDR2R

2、正弦波振荡器有哪几种三点式振荡电路，分别画出其原理图24LC答主要有两种基本类型电容三点式电路和电感三点式电路下图中和分别给出了a b其原理电路及其等效电路电容三点式振荡电路a电感三点式振荡电路b、和的实现各有哪些方法？25DAC ADC实现转换的方法有权电阻网络DAC转换，倒梯形网络D/A转换，权电流网络D/A转换、权电容网络转换以及开关树形转换等D/A D/A D/A实现转换的方法有并联比较型转换，反馈比较型转ADC A/D A/D换，双积分型转换和变换型转换A/D V-F A/D、电路组成、工作原理26A/D电路由取样、量化和编码三部分组成，由于模拟信号在时间上是A/D连续信号而数字信号在时间上是离散信号，因此转换的第一步就是要A/D按照奈奎斯特采样定律对模拟信号进行采样又由于数字信号在数值上也是不连续的，也就是说数字信号的取值只有有限个数值,因此需要对采样后的数据尽量量化，使其量化到有效电平上，编码就是对量化后的数值进行多进制到二进制二进制的转换、为什么一个标准的倒相器中管的宽长比要比管的宽长比大？27P N和载流子有关，管是空穴导电，管电子导电，电子的迁移率大于P N空穴，同样的电场下，管的电流大于管，因此要增大管的宽长比，使之对称，这样才NPP能使得两者上升时间下降时间相等、高低电平的噪声容限一样、充电和放电是时间相等、锁相环有哪几部分组成？28锁相环路是一种反馈控制电路，简称锁相环（）锁相环的特点是PLL利用外部输入的参考信号控制环路内部振荡信号的频率和相位因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路锁相环在工作的过程中,当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来锁相环通常由鉴相器（）、环路滤波器（）和压控振荡器（）PD LF VCO三部分组成锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成电压信号输出,该信号经低通滤波器滤波后形成压控振荡器的控制电压，对振荡器输出信号的频率实施控制、用逻辑门和电路实现这里使用与非门实现29COMS AB+CD用逻辑门实现a用电路组成的与非门b CMOS图给出了用与非门实现图给出了用电路组成a AB+CD,b CMOS的与非门，将图代入图即可得到用电路实现的电路b a CMOS AB+CD、用一个二选一和一个实现异或30mux inv假设输入信号为、输出信号为则用一个二选一A B,Y=AB+AB和一个实现异或的电路如下图所示mux inv、给了假设时钟周期为的和31reg SetupTclk,regHold的时间，求中间组合逻辑的和时间分别记为Setup Hold范围Delay和则有:Setup Hold、如何解决亚稳态32亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态当一个触发器进入亚稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上在亚稳态期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去解决方法主要有降低系统时钟；用反应更快的引入同步机制，防止12FF;3亚稳态传播；改善时钟质量，用边沿变化快速的时钟信号；使用工45艺好、时钟周期裕量大的器件、集成电路前端设计流程，写出相关的工具33集成电路的前端设计主要是指设计过程的逻辑设计、功能仿真,而IC后端设计则是指设计过程中的版图设计、制板流片前端设计主要负责逻辑实现，通常IC是使用之类语言，进行行为级的描述而后端设计，主要verilog/VHDL负责将前端的设计变成真正的,流片,量产schematiclayout集成电路前端设计流程可以分为以下几个步骤设计说明书；Q行为级描述及仿真；2级描述及仿真;前端功能仿真3RTL4硬件语言输入工具有和SUMMIT,VISUALHDL,MENTOR等;图形输入工具有RENIOR Composercadence,Viewlogic等;viewdraw数字电路仿真工具有、Verolog:CADENCE Verolig-XLx、SYNOPSYS VCSMENTOR.Modle-simx、、VHDL:CADENCE NC-vhdl SYNOPSYSVSS MENTOR.s sModle-sim模拟电路仿真工具、是否接触过自动布局布线，HSpice Pspice,34请说出一两种工具软件，自动布局布线需要哪些基本元素焊盘阻焊层丝印层Protel99se ORcadAllegro Pads2007powerpcb互联线注意模拟和数字分区域放置敏感元件应尽量避免噪声干扰信号完整性电源去耦、描述你对集成电路工艺的认识35集成电路是采用半导体制作工艺，在一块较小的单晶硅片上制作上许多晶体管及电阻器、电容器等元器件，并按照多层布线或遂道布线的方法将元器件组合成完整的电子电路-按功能结构分类模拟集成电路和数字集成电路二按制作工艺分类厚膜集成电路和薄膜集成电路

（三）按集成度高低分类小规模集成电路、中规模集成电路、大规模集成电路和超大规模集成电路

（四）按导电类型不同分类双极型集成电路和单极型集成电路双极型集成电路的制作工艺复杂，功耗较大，代表集成电路有、、、、等类型TTL ECLHTL LST-TL STTL单极型集成电路的制作工艺简单，功耗也较低，易于制成大规模集成电路，代表集成电路有、CMOS等类型NMOS PMOSs、列举几种集成电路典型工艺，工艺上常提到指的是什

360.25,

0.18么制造工艺我们经常说的微米、微米制程，就是指制造工

0.

180.13艺了制造工艺直接关系到的电气性能，而微米、微米这个尺度就是指的是cpu

0.

180.13核心中线路的宽度,管是指栅长cpu MOS、请描述一下国内的工艺现状

37、半导体工艺中，掺杂有哪几种方式

38、描述电路中闩锁效应产生的过程及最后的结果39CMOS闩锁效应,又称寄生效应或可控硅整流器（Latch-up PNPNSCR,）Silicon ControlledRectifier效应在整体硅的管下，不同极性搀杂的区域间都会构成CMOS P-N结，而两个靠近的反方向的结就构成了一个双极型的晶体三极管因此管的P-N CMOS下面会构成多个三极管，这些三极管自身就可能构成一个电路这就是管的寄生三极管MOS效应如果电路偶尔中出现了能够使三极管开通的条件，这个寄生的电路就会极大的影响正常电路的运作，会使原本的电路承受比正常工作大得多的电流，可MOS能使电路迅速的烧毁状态下器件在电源与地之间形成短路，造Latch-up成大电流、（电过载）和器件损坏EOS、解释现象和和其预防措施.40latch-up Antennaeffect、什么叫窄沟效应41当或沟道较短，＜的情况下，这样的器件沟道JFET MESFETlum内电场很高，载流子民饱合速度通过沟道，因而器件的工作速度得以提高，载流子漂移速度，通常用分段来描述，认为电场小于某一临界电场时，漂移速度与近似与电场强成正比，迁移率是常数，当电场高于临界时，速度饱和是常数所以在短沟道中，速度是饱和的，漏极电流方程也发生了变化，这种由有况下饱和电流不是由于沟道夹断引起的而是由于速度饱和、用波形表示触发器的功能42D以电平触发为例进行说明，触发器的功能描述如下当时钟信号为D低电平时，触发器不工作，处于维持状态当时钟信号为高电平时，触发器的功能为D；若则触发器次态为若,则触发器次态为下图以波形形D=0,0D=1lo式来描述触发器的功能D、用传输门和倒向器组成的边沿触发器如下图43D、画状态机，接受、、分钱的卖报机,每份报纸分钱441255取投币信号为输入逻辑变量，投入一枚分硬币是用表示，未5A=1投入时用表示；投入一枚分硬币是用表示，未投入时用A=02B=1B=0表示；投入一枚分硬币是用表示，未投入时用表示由于每1C=1C=0次最多只能投入一枚硬币，因此除了、、ABC=000ABC=001ABC=010和四种状态为合法状态，其它四种状态为非法状态ABC=100假设投入个分硬币或者投入个分硬币和个分硬币后，卖324112报机在给出报纸的同时会找会个分硬币这是输出变量有两个，分别用和表11Y Z；示给出报纸时丫二，不给时找回个分硬币时不找时1Y=011Z=1,同时假定未投币时卖报机Z=0的初始状态为,从开始到当前时刻共投入的硬币面值为分记为SO1为分时记为为分记为为分时记为S1,2S2,3S3,4S4由上面的分析可以画出该状态机的状态转换表，如下表所示方便起见，这里给出输入变量为非法状态时的转换表状态图如下所示、用与非门等设计全加法器45设加数为和,低位进位为和为进位位为则用与非A BC,Sum,Cout,门设计的全加器如下图如果非门也用与非门实现的话，只需将与非门的两个输入端连接,置换到非门即可、高电平脉冲对应的逻辑是？46RS232c TTL首先解释一下什么是正逻辑和负逻辑正逻辑用高电平表示逻辑1,用低电平表示逻辑负逻辑用低电平表示逻辑用高电平表示逻辑01,0在数字系统的逻辑设计中，若采用晶体管和管，电源电压是NPN NMOS正值，一般采用正逻辑若采用的是管和管，电源电压为负PNP PMOS值，则采用负逻辑比较方便除非特别说明，一般电路都是采用正逻辑对于的数据线，逻辑逻辑RS232C1MARK=-3V~-15V;0SPACE因此对应的逻辑为负逻辑=+3~+15V,TTL、是什么，什么参数压控振荡器？47VCO即压控振荡器,在通信系统电路中，压控振荡器是其关键VCO VCO部件，特别是在锁相环电路、时钟恢复电路和频率综合器等电路中VCO的性能指标主要包括频率调谐范围，输出功率，长期及短期频率稳定度，相位噪声，频谱纯度，电调速度，推频系数，频率牵引等、什么耐奎斯特定律，怎么由模拟信号转为数字信号

48、用由于是触发器做个进制的计数器49D4进制计数器，因此只需两个触发器即可，记进位输出为时4D Cout,钟信号为则利用触发器和门电路组成的进制计数器如下图CLK,D

4、锁存器、触发器、寄存器三者的区别50触发器能够存储一位二值信号的基本单元电路统称为触发希O锁存器一位触发器只能传送或存储一位数据，而在实际工作中往往希望一次传送或存储多位数据为此可把多个触发器的时钟输入端连接起来，用一个公CP共的控制信号来控制，而各个数据端口仍然是各处独立地接收数据这样所构成的能一次传送或存储多位数据的电路就称为“锁存器寄存器在实际的数字系统中，通常把能够用来存储一组二进制代码的同步时序逻辑电路称为寄存器由于触发器内有记忆功能，因此利用触发器可以方便地构成寄存器由于一个触发器能够存储一位二进制码，所以把个触发器的n时钟端口连接起来就能构成一个存储位二进制码的寄存器n区别从寄存数据的角度来年，寄存器和锁存器的功能是相同的,它们的区别在于寄存器是同步时钟控制，而锁存器是电位信号控制可见,寄存器和锁存器具有不同的应用场合，取决于控制方式以及控制信号和数据信号之间的时间关系若数据信号有效一定滞后于控制信号有效，则只能使用锁存器；若数据信号提前于控制信号到达并且要求同步操作，则可用寄存器来存放数据、触发器和锁存器的区别51D D触发器是指由时钟边沿触发的存储器单元，锁存器指一个由信号而D不是时钟控制的电平敏感的设备锁存器通过锁存信号控制，不锁存数据时，输出端的信号随输入信号变化，就像信号通过缓冲器一样，一旦锁存信号起锁存作用，则数据被锁住，输入信号不起作用、有源滤波器和无源滤波器的原理及区别52滤波器是一种对信号的频率具有选择性的电路，其功能就是使特定频率范围内的信号通过，而组织其它频率信号通过其原理就是当不同频率的信号通过该电路时，具有不同的幅度衰减，通带内的信号衰减很小，而阻带内的信号衰减很大若滤波电路仅由无源元件（电阻、电容、电感）组成，则称为无源滤波器；若滤波电路不仅由无源元件，还有有源元件（双极型管、单极性管、集成运放）组成，则称为有源滤波器其区别主要体现在以下几个方面（（）有源滤波器是电子的，无源滤波器是机械的）有源滤波器12是检测到某一设定好的谐波次数后抵消它,无源滤波器是通过电抗器与电容器的配合形成（某次谐波通道吸收谐波）采用无源滤波器因为有电容器的原因，所以3可提高功率因素采用有源滤波器只是消（除谐波与功率因素无关）有源滤波器造价是无源滤波器的倍以43上，技术相对不太安装后基本免维护（）有源滤波器用于小电流，无源滤波器可用于大5成熟，且维护成本高；无源滤波器造价相对较低，技术较成熟，电流、滤波器的异同53HR,FIR是无限长冲激响应滤波器，是有限长冲激响应滤波器两者HR FIR的比较如下（）在相同的技术指标下滤波器由于存在着输出对输入的反馈，1JIR所以可用比滤FIR波器较少的阶数来满足指标的要求，所用的存储单元少，运算次答线与逻辑是两个或多个输出信号相连可以实现与的功能在硬件上，要用门来实现漏极或者集电极开路，为了防止因灌电流过大而0C烧坏门，应在门输出端接一上拉电阻线或则是下拉电阻0C0C什么是同步逻辑和异步逻辑？同步电路与异步电路有何区别？5答同步逻辑是时钟之间有固定的因果关系异步逻辑是各时钟之间没有固定的因果关系电路设计可分类为同步电路设计和异步电路设计同步电路利用时钟脉冲使其子系统同步运作，而异步电路不使用时钟脉冲做同步，其子系统是使用特殊的开始〃和完成信号使之同步异步电路具有下列优点无时钟歪斜问题、低电源消耗、平均效能而非最差效能、模块性、可组合和可复用性？你知道那些常用逻辑电平与电平可以直接互连吗？7TTL COMS答:常用的电平标准，低速的有、、、、、RS232RS485RS422TTL CMOS、、、等，高速的有、、LVTTL LVCMOSECL ECLLVPECL LVDSGTLs、、、等一般说来,电平比电平有PGTL CMLHSTL SSTLCMOS TTL着更高的噪声容限如果不考虑速度和性能,一般与TTL因为有些CMOSTTL器件可以互换但是需要注意有时候负载效应可能引起电路工作不正常,电路需要下一级的输入阻抗作为负载才能正常工作请画出微机接口电路中，典型的输入设备与微机接口逻辑示意6数少，较为经济滤波器可得到严格的线性相位，而滤波器做不到这一点,2FIR IIRIIR滤波器的选择性越好，其相位的非线性越严重因而，如果滤波器要得到线性HR相位，又要满足幅度滤波的技术要求，必须加全通网络进行相位校正，这同样会大大增加滤波器的阶数滤波器主要采用非递归结构，因为无论是从理论上还是从实3FIR际的有限精度的运算中它都是稳定的，有限精度运算的误差也越小滤波器必须采用递归结z HR构，极点必须在平面单位圆内才能稳定，对于这种结构，运算中的四舍五入处理有时会引起寄生振荡对于滤波器，由于冲激响应是有限长的，因而可以用快速傅4FIR里叶变换算法，这样运算速度可以快得多滤波器则不能这样运算HR从设计上看，滤波器可以利用模拟滤波器设计的现成的闭合公5IIR式、数据和表格，因此计算工作量较小，对计算工具要求不高滤波器则一般没有现FIR成的设计公式，一般滤波器主要是设计规格化的、频率特性为分段常数的标准低通、6IIR高通、带通、带阻、全通滤波器滤波器则要灵活得多FIR、冒泡排序的原理54冒泡排序的基本概念是依次比较相邻的两个数，将小BubbleSort数放在前面，大数放在后面即首先比较第个和第个数，将小数放前，大数放后然后12比较第个数和第个数，将小数放前，大数放后，如此继续，直至比较23最后两个数，将小数放前，大数放后重复以上过程，仍从第一对数开始比较因为可能由于第个数和第个数的交换，使得第23个数不再小于第个数，将小数放前，大数放后，一直比较到最大数前12的一对相邻数，将小数放前，大数放后，第二趟结束，在倒数第二个数中得到一个新的最大数如此下去，直至最终完成排序由于在排序过程中总是小数往前放，大数往后放，相当于气泡往上升，所以称作冒泡排序、操作系统的功能55操作系统是管理系统资源、控制程序执行，改善人机界面，提供各种服务，合理组织计算机工作流程和为用户使用计算机提供良好运行环境的一种系统软件资源管理是操作系统的一项主要任务，而控制程序执行、扩充机器功能、提供各种服务、方便用户使用、组织工作流程、改善人机界面等等都可以从资源管理的角度去理解下面从资源管理的观点来看操作系统具有的几个主要功能处理机管理处理机管理的第一项工作是处理中断事件硬件只能Q发现中断事件，捕捉它并产生中断信号，但不能进行处理，配置了操作系统，就能对中断事件进处理处理机管理的第二项工作是处理器调度处理器是计算机系统中一种稀有和宝资源，应该最大限度地提高处理器的利用率行贵的存储管理存储管理的主要任务是管理存储器资源，为多道程序运2行提供有力的支撑，便于用户使用存储资源，提高存储空间的利用率设备管理设备管理的主要任务是管理各类外围设备，完成用户提3出的请求，加快信息的传送速度，发挥设备的并行性，提高I/O I/O I/O设备的利用率，以及提供每种设备的设备驱动程序和中断处理程序，I/O为用户隐蔽硬件细节，提供方便简单的设备使用方法文件管理文件管理是针对系统中的信息资源的管理在现代计算4机中，通常把程序和数据以文件形式存储在外存储器又叫辅存储器上，供用户使用，这样，外存储器上保存了大量文件，对这些文件如不能采取良好的管理方式，就会导致混乱或破坏，造成严重后果为此，在操作系统中配置了文件管理，它的主要任务是对用户文件和系统文件进行有效管理，实现按名存取；实现文件的共享、保护和保密，保证文件的安全性；并提供给用户一整套能方便使用文件的操作和命令网络与通信管理

5、设计中同步复位与异步复位的区别56IC同步复位在时钟沿才复位信号，完成复位动作异步复位不管时钟，只要复位信号满足条件，就完成复位动作异步复位对复位信号要求比较高，不能有毛刺，如果其与时钟关系不确定，也可能出现亚稳态、与状态机的特征57Moore Mealy答状态机的输出仅与当前状态值有关，且只在时钟边沿到来Moore时才会有状态变化.状态机的输出不仅与当前状态值有关，而且与Mealy当前输入值有关、时钟周期为触发器的建立时间最大为最小为58T,D1Tlmax,组合逻辑电路最大延迟为，最小为问，触发器Timin T2max T2min的建立时间和保持时间应满足什么条件D2T3T4首先说下建立时间和保持时间的定义建立时间是指在触发器的时钟信号上升沿到来以前,数setup time据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器呆持时间是指在触发器的时钟信号上升沿到来以hold time后，数据稳定不变的时间，如果保持时间不够，数据同样不能被打入触发器触发器的输出响应时间，也就是触发器的输出在时钟上升Tffpd:elk沿到来后多长的时间内发生变化并且稳定，也可以理解为触发器的输出延时:触发器的输出经过组合逻辑所需要的时间,也就是题目中的Tcomb组合逻辑延迟:建立时间Tsetup:保持时间Thold时钟周期Tclk:建立时间容限相当于保护时间，这里要求建立时间容限大于等于0保持时间容限保持时间容限也要求大于等于0关于保持时间的理解就是，在触发器的输入信号还处在保持时间D2的时候，如果触发器的输出已经通过组合逻辑到达、给出某个一般时序电路的图，D159有的输入端的话，将会破坏D2D2，还有Tsetup TdelayTck-qx s本来应该保持的数据的写clock delay,出决定最大时钟的因素，同时给出表达式T+TclkdealyTsetup+Tco+Tdelay;TholdTclkdelay+Tco+Tdelay;、说说静态、动态时序模拟的优缺点60静态时序分析是采用穷尽分析方法来提取出整个电路存在的所有时序路径，计算信号在这些路径上的传播延时，检查信号的建立和保持时间是否满足时序要求，通过对最大路径延时和最小路径延时的分析，找出违背时序约束的错误它不需要输入向量就能穷尽所有的路径，且运行速度很快、占用内存较少，不仅可以对芯片设计进行全面的时序功能检查，而且还可利用时序分析的结果来优化设计，因此静态时序分析已经越来越多地被用到数字集成电路设计的验证中动态时序模拟就是通常的仿真，因为不可能产生完备的测试向量，覆盖门级网表中的每一条路径因此在动态时序分析中，无法暴露一些路径上可能存在的时序问题、画出电路的晶体管级电路图，实现此类61CMOS Y=A*B+CD+E题目都可以采用一种做法，首先将表达式全部用与非门和非门表示，然后将用电路实现的非门和与非门代入即可非门既可以单独实现，也可以用与非门实现端接在一起即可）（将两输入CMOS（（下图）和）分别为用实现的非门和与非门、利用a b CMOS624选数据选择器实现（）1F x,y,z=xz+yz锁存器/缓冲器）典型输入设备与微机接口的逻辑示意图如下（数据接口、控制接口、、你所知道的可编程逻辑器件有哪些？2答（只读存储器）、（可编程逻辑阵列）、（现场ROM PLAFPLA）可编程逻辑阵列）、（可编程阵列逻辑（通用阵列逻辑），PAL GALEPLD（可擦除的可编程逻辑器件）、（现场可编程门阵列）、（复FPGA CPLD杂可编程逻辑器件）等，其中、、、、是出ROM FPLAPAL GALEPLD现较早的可编程逻辑器件，而和是当今最流行的两类可编FPGA CPLD程逻辑器件是基于查找表结构的，而是基于乘积项结构FPGA CPLD的、用3VHDL、请简述用4或EDAVERILOG软件（如、ABLE）PROTEL描述位触发器逻辑8D进行设计（包括原理图和图）到调试出样机的整PCB个过程，在各环节应注意哪些问题？答完成一个电子电路设计方案的整个过程大致可分）原理图设Q（（计（）设计（）投板（）元器件焊接）模块化调试）整2PCB3456机调试注意问题如下⑴原理图设计阶段注意适当加入旁路电容与去耦电容；注意适当加入测试点和欧电阻0以方便调试时测试用；注意适当加入欧电阻、电感和磁珠（专用于0抑制信号线、电源线上的高频噪声和尖峰干扰）以实现抗干扰和阻抗匹配；设计阶段2PCB自己设计的元器件封装要特别注意以防止板打出来后元器件无法焊接；部分走线要尽量短而粗，电源和地线也要尽可能粗；FM旁路电容、晶振要尽量靠近芯片对应管脚；注意美观与使用方便；投板3说明自己需要的工艺以及对制板的要求；元器件焊接4防止出现芯片焊错位置，管脚不对应;防止出现虚焊、漏焊、搭焊等；模块化调试5先调试电源模块，然后调试控制模块，然后再调试其它模块；上电时动作要迅速，发现不会出现短路时在彻底接通电源；调试一个模块时适当隔离其它模块；各模块的技术指标一定要大于客户的要求；整机调试6如提高灵敏度等问题、基尔霍夫定理5:电路中的任意节点，任意时刻流入该节点的电流等于流出该节KCL点的电流同理KVL、描述反馈电路的概念，列举他们的应用6反馈是将放大器输出信号电压或电流的一部分或全部，回收到放大器输入端与输入信号进行比较相加或相减，并用比较所得的有效输入信号去控制输出，负反馈可以用来稳定输出信号或者增益，也可以扩展通频带，特别适合于自动控制系统正反馈可以形成振荡，适合振荡电路和波形发生电路、负反馈种类及其优点7电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展，放大器的通频带，自动调节作用、放大电路的频率补偿的目的是什么，有哪些方法8频率补偿是为了改变频率特性，减小时钟和相位差，使输入输出频率同步相位补偿通常是改善稳定裕度，相位补偿与频率补偿的目标有时是矛盾的不同的电路或者说不同的元器件对不同频率的放大倍数是不相同的，如果输入信号不是单一频率，就会造成高频放大的倍数大，低频放大的倍数小，结果输出的波形就产生了失真放大电路中频率补偿的目的一是改善放大电路的高频特性，二是克服由于引入负反馈而可能出现自激振荡现象，使放大器能够稳定工作在放大电路中，由于晶体管结电容的存在常常会使放大电路频率响应的高频段不理想，为了解决这一问题，常用的方法就是在电路中引入负反馈然后，负反馈的引入又引入了新的问题，那就是负反馈电路会出现自激振荡现象，所以为了使放大电路能够正常稳定工作，必须对放大电路进行频率补偿频率补偿的方法可以分为超前补偿和滞后补偿，主要是通过接入一些阻容元件来改变放大电路的开环增益在高频段的相频特性，目前使用最多的就是锁相环、有源滤波器和无源滤波器的区别9无源滤波器这种电路主要有无源元件、和组成；R LC有源滤波器集成运放和、组成，具有不用电感、体积小、重量R C轻等优点集成运放的开环电压增益和输入阻抗均很高，输出电阻小，构成有源滤波电路后还具有一定的电压放大和缓冲作用但集成运放带宽有限，所以目前的有源滤波电路的工作频率难以做得很高、名词解释、、、压控振荡器10SRAM SSRAMSDRAMVCO:静态:动态SRAM RAM;DRAM RAM;SSRAM:Synchronous同步静态随机访问存储器，它的一种类Static RandomAccess Memory型的的所有访问都在时SRAM SSRAM钟的上升/下降沿启动地址、数据输入和其它控制信号均与时钟信号相关这一点与异步不同,异步的访问独立于时钟,数据输入SRAM SRAM和输出都由地址的变化控制同步动态随机存储器SDRAM:Synchronous DRAM、名词解释、、、、中断请11IRQ BIOSUSB VHDLSDR lIRQ:o求是英文的缩略语,2BIOS:BIOS BasicInput OutputSystem直译过来后中文名称就是基本输入输出系统其实，它是一组固化到计算机内主板上一个芯片o ROM上的程序，它保存着计算机最重要的基本输入输出的程序、系统设置信息、开机后自检程序和系统自启动程序其主要功能是为计算机提供最底层的、最直接的硬件设置和控制,是英文通用串行总线的缩3USB:USB UniversalSerial BUS写，而其中文简称为通串线，是一个外部总线标准，用于规范电脑与外部设备的连接和通讯的英文全写是4VHDL:VHDL VHSICVery HighSpeed翻译成中文就是超Integrated CircuitHardware DescriptionLanguage.高速集成电路硬件描述语言主要用于描述数字系统的结构、行为、功能和接口、基本放大电路的种类及优缺点，广泛采用差分结构的原因基本16放大电路按其接法分为共基、共射、共集放大电路共射放大电路既能放大电流又能放大电压，输入电阻在三种电路中居中,输出电阻较大，频带较窄共基放大电路只能放大电压不能放大电流，输入电阻小，电压放大倍数和输出电阻与共射放大电路相当，频率特性是三种接法中最好的电路常用于宽频带放大电路共集放大电路只能放大电流不能放大电压，是三种接法中输入电阻最大、输出电阻最小的电路，并具有电压跟随的特点常用于电压大电路的输入级和输出级，在功率放大电路中也常采用射极输出的形式广泛采用差分结构的原因是差分结构可以抑制温度漂移现象、给出一差分电路，已知其输出电压和求共模分量和差模17Y+Y-,分量设共模分量是差模分量是则可知其输Yc,Yd,可得Y+=Yc+Yd Y-=Yc-Yd Yc=Y++Y-/2Yd=Y+-Y-/

2、画出一个晶体管级的运放电路，说明原理18下图给出了单极性集成运放的电路原理图，图为其a C14573b放大电路部分图电路原理图图的放大电路部分aC14573bC14573图中和管构成多路电流源，为放大电路提供静态a Tl,T2T7偏置电流，把偏置电路简化后，就可得到图所示的放大电路部分b第一级是以沟道管和为放大管、以沟道管和P T3T4N T5T6管构成的电流源为有源负载，采用共源形式的双端输入、单端输出差分放大电路由于第二级电路从的栅极输入，其输入电阻非常大，所以使第一级具有很强T8的电压放大能力第二级是共源放大电路，以沟道管为放大管，漏极带有源负N T8载，因此也具有很强的电。