文本内容:
第六章综合设计实例
一、基本结构的常用参量有哪些DDS的输出频率
1.DDS font由以上原理推导的公式中可以得出输出频率为«/out-式中,为频率输入字,它与系统时钟频率成正比;为系统基准时钟的频率值;为M fcLKN相位累加器的数据宽度,也是频率输入字的数据位宽和相位偏移的数据位宽的频率分辨率
2.DDS的频率分辨率也即频率最小步进值时,可用频率输入值步进一个最小间隔DDS NfM=l对应的频率输出变化量来衡量
二、请阐述数字化语音存储与回放系统的原理数字化语音存储与回放系统完成将语音信号转换为电信号,经放大、滤波处理后,通过AD转换器转换为数字信号,再将数字化的语音信号存放到大容量存储器中;回放时,将数字化的语音信号经转换器转化成模拟信号,经滤波、放大后驱动扬声器发出声音从硬件电路角D/A度,该系统由模拟滤波放大电路、转换电路、大容量和转换电路等构成其A/D SRAMD/A中,、转换电路采用内置的、转换器,大容量采用A/D D/A C8051F360A/D D/A SRAMEZ-007模块提供的存储器,同时使用模块实现人机对话需要指出的是,512KB EZ-003C8051F360中转换器的模拟量输入需设定为单通道输入方式引脚为模拟输入引脚,且输入模拟A/D P
2.0信号控制在范围内;转换器的输出通过引脚输出,通过采样电阻将〜3V D/A DA0P
0.4IkQ输出电流量转换为电压量,再通过滤波、放大,功放驱动扬声器,使用前必须对口进行相P0关编程
三、由设计的数据采集、存储控制电路的原理框图如图所示,主要包括几FPGA6-12个模块
①高速双端口模块作为缓存,一~侧端口存储转换器产生的数据,另一侧端RAM AD口向单片机传输数据
②地址锁存器模块为节省引脚,工作于地址/数据总线复用模式,地址锁存C8051F360器模块完成从单片机的地址/数据总线上分离出低位地址信息,类似于或功874HC37374HC573能
③分频电路模块将有源晶振产生的时钟信号分频得到的时钟信号
12.5MHz A/D
④地址计数器模块产生存储转换数据的地址信号为了连续采集点数据,将地AID256址计数器模块设计成一个进制加计数器计数器由信号控制,当信号为2561START START低电平时,地址计数器清当信号变为高电平时,地址计数器在时钟信号作用下从0;START0开始进行加计数,计到时停止计数,并发出信号(由高电平变为低电平)1255EOC
四、请写出进行一次数据采集的过程进行一次数据采集的过程为单片机发出信号(负脉冲),地址计数器从开始计START数,在计数过程中,转换数据被存入高速双端口当计数器计到时停止计数,A/D RAM255发出信号作为单片机的外部中断信号,单片机通过执行中断服务程序从高速双端口EOC RAM中读入数据整个数据采集过程的时序关系如图所示6-13START引起中断EOC厂采集点数据成批读入数据256“7图整个数据采集过程的时序关系643
五、利用原理构建的信号发生器,具有哪些特点DDS利用原理构建的信号发生器,具有以下特点的频率分辨率在相位累加器的位DDS DDS数足够大时,理论上可以获得相应的分辨精度,这是传统方法难以实现的;是一个全N DDS数字结构的开环系统,无反馈环节,因此其速度极快,一般在纳秒量级;的相位误差主要DDS依赖于时钟的相位特性,相位误差小;的相位是连续变化的,形成的信号具有良好的频谱,DDS传统的直接频率合成方法无法实现。