还剩1页未读,继续阅读
文本内容:
实验一译码器的设计3-8
一、实验目的、掌握软件的使用方法1MAX+plus、重点掌握原理图的编辑和仿真方法
2、通过译码器的设计掌握利用软件进行电子线路设计的过程33-8EDA
二、实验设备、计算机
1、软件及实验箱2MAX+plus II
三、实验原理译码器是数字系统中的基本逻辑器件是各种译码器的基础真值表为:3-8A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7000011111110011011111101011011111011111011111001111011110111111011110111111011111111|1110
四、实验内容、用原理图方式设计译码器电路;13-
8、并完成源程序的编辑、编译、仿真和管角分配2
五、实验步骤、启动软件1MAX+plus II
10.
0、新建文件原理图文件21File\New\Graphic EditorFile在原理图文件上放置器件2在原理图编辑器的空白处双击鼠标左键或单击鼠标右键,在弹出的快捷菜单中a选择enter symber,在处可直接输入元件名称或用鼠标点取元器件库中的所需元件,b SymborName按下即可输入元器件,OK一个完整的电路包括输入端口、电路元器件集合、输出端口c INPUTOUTPUTo添加连线3标记输入/输出端口属性分别双击输入端口的,当其变成黑色时,即可4“PIN-NAME”输入标记符名称并回车确认;保存原理图扩展名为*
5.gdf设置为当前文件点击设置项目为当前文件、编6File\Project\set projectto currentEle3译选择芯片型号点击1AssignDevice Eplk30QC208-3编译:点击开始编译,生成文件2MAX+plus IICompilerStart.pof CPLD、仿真4启动菜单,进入波形编辑窗口;1MaxplusIIWavefrom editor导入输入输出节点将鼠标移至空白处并单击鼠标右键,2Enter Nodesfrom SNF将欲仿真的所有管脚加入I/调整管脚顺序选中某一管脚并按住鼠标左键拖至相应位置即可完成3为电路输入端口添加激励波形4选择仿真时间视电路实际要求确定仿真时间长短,在本实验默认时间为5lus中设置File\End Time保存激励信号编辑结果注意此时的文件名称不要随意改动,后缀为6File\Save.scf仿真打开观察电路仿真结果7MaxplusII\Simulator\Start、管脚分配与定位5点击1MaxplusII\Floorplan Editor按下窗口左侧手动分配图标,所有管脚出现在窗口2Unassigned Nodes在窗口中用鼠标选中预分配的管脚,并拖到下面芯片的某一管脚上3Unassigned Nodes、下载6点击1M axplusll\programmer选择需下载文件2JTAG\Muti-Device JIAGchain SetupSelect ProgrammingFile**.pof按列表中的其他文件删除add下载3Program\configure、硬件验证7在实验箱上按照管脚分配进行连线;1译码器的个输入所对应的管脚同位拨码开关相连;33个输出所对应的管脚同位发光二极管相连88验证结果2
六、实验报告要求、写清实验步骤;
1、画出译码器的原理图;
238、给出译码器的仿真图;
338、给出管脚分配图4图KIMHNJUM网.M他PMJIKMMM.MMVT。