《微机原理第六章》课件

BIG DATAEMPOWERSTO CREATEA NEWERA《微机原理第六章》ppt课件目录CONTENTS•第六章概述•微处理器结构•存储器系统•总线系统•输入输出系统BIG DATAEMPOWERSTO CREATEA NEWERA01第六章概述章节简介01第六章主要介绍了微机原理的基本概念和基础知识，包括计算机系统的组成、指令系统、存储器系统、输入输出系统等02本章是微机原理课程的重要章节之一，对于深入理解计算机的工作原理和系统结构具有重要意义学习目标01020304熟悉存储器系统的层次理解指令系统的概念和了解输入输出系统的组掌握微机系统的基本组结构和工作原理，了解作用，熟悉常用指令的成和工作原理，理解中成和工作原理主存储器和高速缓存的功能和使用方法断和DMA技术的应用作用内容预览微机系统的组成和基本工作原理01存储器系统的层次结构和工指令系统的概念和功能作原理0203中断和DMA技术的应用和比输入输出系统的组成和工作0405较原理BIG DATAEMPOWERSTO CREATEA NEWERA02微处理器结构微处理器概述微处理器定义微处理器的特点微处理器是计算机系统的核心部件，微处理器具有高速、低功耗、集成度它能够执行程序中的指令，并对数据高、可靠性好等特点，能够满足各种进行处理不同应用的需求微处理器的作用微处理器作为计算机系统的控制和运算中心，负责协调和管理各个部件的工作，保证计算机系统的正常运行微处理器的基本结构运算器控制器运算器是微处理器中用于执行算术和逻辑控制器是微处理器中用于控制指令执行流运算的部件，它能够处理数据并产生结果程的部件，它负责读取指令并产生控制信号，协调各个部件的工作寄存器总线寄存器是微处理器中用于存储数据和指令总线是微处理器中用于连接各个部件的通的部件，它能够快速读写数据，提高指令道，它负责传输数据和指令执行效率指令执行过程01020304取指令指令译码执行指令存储结果控制器从内存中读取指令并存控制器将指令寄存器中的指令根据控制信号，运算器进行相结果被存储在内存或寄存器中，放在指令寄存器中译码，生成相应的控制信号应的运算或逻辑操作，产生结以便后续使用果指令流水线指令流水线概述指令流水线是一种将指令执行过程拆分成多个阶段，每个阶段由不同的部件完成的方法通过这种方式，可以同时处理多个指令，提高指令执行效率指令流水线的优点指令流水线能够提高指令执行速度，减少等待时间，提高计算机系统的性能同时，它还可以提高计算机系统的并行处理能力，使得多个指令能够同时执行指令流水线的实现在微处理器中实现指令流水线需要将指令执行过程拆分成多个阶段，每个阶段由相应的部件完成这些部件包括取指、译码、执行、访存和写回等阶段为了保证指令流水线的正确运行，需要采取相应的控制措施，如插入空操作和分支预测等BIG DATAEMPOWERSTO CREATEA NEWERA03存储器系统存储器概述01020304存储器是计算机的重要组成部存储器按照存取方式可以分为存储器的技术指标包括存取时存储器的容量和速度是衡量计分，用于存储程序和数据随机存取存储器（RAM）和间、容量、可靠性等算机性能的重要指标只读存储器（ROM）存储器分类按存储介质分按信息的可保存性分半导体存储器、磁表面存储器、易失性存储器和非易失性存储光存储器等器按存取方式分按工作方式分随机存取存储器（RAM）、只静态存储器和动态存储器读存储器（ROM）、串行访问存储器等存储器管理操作系统对存储器进行统一管理，包内存分配方式有静态分配和动态分配，括内存分配、地址转换、内存保护等其中动态分配可以提高内存利用率地址转换是将逻辑地址转换为物理地内存保护是为了防止程序之间的相互址的过程，通过地址映射实现干扰，通过设置界限寄存器和越界检查实现高速缓存高速缓存是一种特殊的存储器，高速缓存的命中率取决于数据采用高速的硬件实现，用于提块的替换算法和策略，常用的高CPU访问内存的速度算法有最近最少使用（LRU）算法等高速缓存采用数据块为单位进高速缓存的容量和速度是衡量行存储，数据块的大小通常为2其性能的重要指标，容量越大，的幂次方速度越快，性能越好BIG DATAEMPOWERSTO CREATEA NEWERA04总线系统总线概述010203总线定义总线的作用总线的分类总线是微机系统中各部件实现各部件之间的信息传按照传输速率、传输方式、之间进行信息传输的一组输和数据共享，提高系统连接方式等不同，总线有共用信号线的可靠性和性能多种分类方式总线分类按照传输速率分类按照传输方式分类按照连接方式分类可以分为高速总线和低速总线可以分为并行总线和串行总线可以分为单向总线和双向总线高速总线的传输速率高，适用于并行总线的数据传输是同时进行单向总线的信号传输只能单向进高速数据传输；低速总线的传输的，数据传输速率高；串行总线行，双向总线的信号传输可以双速率低，适用于低速数据传输的数据传输是逐位进行的，数据向进行传输速率较低总线操作时序时序定义01总线上各部件按照一定的时间顺序进行操作的过程时序分类02可以分为同步时序和异步时序同步时序是指各部件的操作时间由一个统一的时钟信号控制；异步时序是指各部件的操作时间由各自独立的时钟信号控制时序描述03时序可以用时间图、波形图等方式进行描述总线仲裁仲裁定义当多个部件同时向总线发送数据时，需要一种机制来确定哪个部件可以获得总线的使用权，这种机制称为仲裁仲裁方式可以分为静态仲裁和动态仲裁静态仲裁是指在总线上连接一个优先级编码器，各部件的优先级由编码器决定；动态仲裁是指在总线上连接一个可编程优先级编码器，各部件的优先级可以动态改变BIG DATAEMPOWERSTO CREATEA NEWERA05输入输出系统输入输出系统概述输入输出系统是计算机中负责与它负责将外部设备的数据输入到输入输出系统的性能直接影响整外部设备进行数据交换的子系统计算机中，并将计算机的数据输个计算机系统的性能出到外部设备输入输出编址方式独立编址方式统一编址方式间接编址方式输入输出设备被分配独立输入输出设备被视为内存通过内存单元或寄存器间的地址空间，访问输入输的一部分，使用内存访问接访问输入输出设备，需出设备需要使用专门的输指令即可访问输入输出设要使用间接寻址指令入输出指令备输入输出数据传输方式中断方式当数据准备就绪时，通过中断请求程序控制方式通知CPU进行数据传输，适用于数据量较大且数据传输速度要求较高通过程序控制数据的输入输出，的场合适用于数据量较小且数据传输速度要求不高的场合DMA方式使用专门的DMA控制器进行数据传输，无需CPU的干预，适用于大量数据的快速传输中断系统中断系统是计算机中用于处理异常事件或外部设备请求的机制当异常事件或外部设备请求发生时，中断系统会向CPU发送中断请求，CPU会暂停当前任务并转去处理中断事件中断系统包括中断控制器和中断处理程序，中断控制器负责接收中断请求并通知CPU，中断处理程序负责处理中断事件并恢复被中断的任务THANKS感谢观看。