专用集成电路课件第一章

专用集成电路课件第一章本章介绍了专用集成电路的定义、分类和设计流程，包括定制的设计和制IC造流程，以及工具的使用方法还包括了和简介，逻辑设EDA VHDL Verilog计和时序分析的基本概念等什么是专用集成电路？

1.专用集成电路（，）是根Application-Specific IntegratedCircuit ASIC据特定应用领域需求而定制设计的集成电路它具有高度集成和专业化的特点专用集成电路的分类

2.全定制门级定制可编程逻辑器件1IC2IC3通过手工设计每个电路原通过门级电路设计，适用通过配置逻辑单元的连接件，适用于复杂的高性能于规模较小的电路设计和功能来实现特定功能，电路设计适用于快速原型开发和低成本设计定制的设计流程

3.IC需求分析1明确目标和需求，确定电路功能、性能和接口等要求电路设计2通过模块化设计和电路仿真进行逻辑设计和时序分析验证和调试3进行功能验证和系统级调试，确保设计版图设计无误4进行晶体管和布线的物理设计，优化电路的面积、功耗和性能定制的制造流程

4.IC掩膜设计1根据版图设计生成掩膜图形，用于制造工艺的刻写和光刻晶圆制造2将掩膜图形转移到硅晶圆上，形成电路的初始结构器件加工3通过离子注入、扩散、沉积和腐蚀等工封装测试艺，形成电路的具体结构4将晶圆切割成芯片，并进行测试和封装，最后形成成品设计的工具介绍

5.IC EDA电路仿真工具用于验证电路功能和性能，如、等Cadence ModelSim版图设计工具用于布局和布线，如、等Cadence VirtuosoSynopsys ICCompiler时序分析工具用于分析电路的时序性能和时序约束，如、等PrimeTime Tempus和的简介

6.VHDL Verilog和是常用的硬件描述语言，用于描述电路结构和行为，并进行电路仿真和综合VHDLVerilog逻辑设计的基本概念

7.逻辑门1基本的逻辑单元，包括与门、或门、非门等组合逻辑2逻辑门组合而成的电路，其输出仅与当前输入有关时序逻辑3具有存储能力的电路，输出与过去的输入和当前输入有关时序分析的基本概念

8.时钟1用于同步时序电路的信号，控制电路的工作节奏时序约束2规定电路中的时序要求，如时钟频率、延迟、时序关系等时序分析器3用于分析和验证电路的时序性能和时序约束。