直流电机测控系统设计第七次实验报告

实验报告册2022・202S学年第一学期，、预习内容

1、实验目的和要求以一个参考时钟信号CLK为基准，测出FSIN信号的频率并数字显示出来

2、实验内容和原理测定信号的频率以一个脉宽为1秒的输入信号脉冲计数允许的信号，1秒计数结束后，计数值被锁入寄存器，计数器清零当CNT_EN为高电平时允许计数，低电平时停止计数，并保持所计的脉冲数当TEST_EN信号的下降沿到来时，将计数值锁存起来，并由外部的8个数码管显示计数值

3、实验所用主要仪器设备（或实验环境）PC机一台、QuartusII软件

4、实验方案设计（思路、步骤和方法等）程序编译通过后，进行仿真、锁定引脚、编程下载和硬件测试选择实验电路结构模式5DOUT连接8个数码管，CLK信号连接CLKB1和1HzFSIN连接CLKBO选任意频率，观察数码管显示的数字

二、实验数据（现象）记录及结果处理代码如图所示LIBRARYIEEE；USEIEEE.STD.LOGICJL

164.ALL；USEIEEE.STD.LOGICUNSIGNED.ALL；□ENTITYFREQUENCY_TESTIS§PORTFSIN INSTD.LOGIC；TCLK INSTD_LOGIC；-DOUT OUTSTD^L0GIC_VECT0R31DOWNTO0；Lendfrequency.test；□ARCHITECTUREBEHAVEOFFREQUENCY.TESTISTSIGNALTESTJN STD_LOGIC；SIGNALCLEAR STD_LOGIC；LSIGNALDATA STD_LOGIC_VECTOR31DOWNTO0；□BEGIN§PROCESSCLKTBEGIN由IFCLK1EVENTANDCLK=TTHENITEST_EN=NOTTEST.EN；・ENDIF；-ENDPROCESS；CLEAR=NOTCLKANDNOTTEST.EN；IPROCESSFSINBEGINIFCLEAR』？THENDATA=00000000000000000000000000000000；ELSIFFSIN*EVENTANDFSIN*111THENIFDATA31DOWNTO0=1001100110011001100110011001100rTHENDATA〈=DATA+”0n0011001100n00110011001100Ul”；ELSIFDATA27DOWNTO0=1001100110011001100110011001THENDATA=DATA+01100110011001100110011001ir；ELSIFDATA23DOWNTO0=100110011001100110011001MTHENDATA=DATA+0110011001100110011001U；ELSIFDATA19DOWNTO0=10011001100110011001THENDATA=DATA+011001100110011001ir；ELSIFDATA15DOWNTO0=1001100110011001THENDATA心nATALfH10011001电路如图所示1~~■—•——■—■—■—■——■—«—■—■—■—■—■——•———IFREQUENCYTEST।i।iaxFSINDOUT[

31..0]%CLK，lt9inst

三、实验结果分析与讨论（对实验结果进行具体分析，并对实验中出现的问题或错误原因分析，以及改进的办法与建议）通过本次数字频率计设计实验，我进一步学习了VHDL基本逻辑电路的设计应用，也进一步熟悉了QuartusH使用方法通过本次实验我对频率计有了更深的认识，对它的工作原理和各功能模块的实现有了更深入的了解，同时也让我积累了一些实践经验教师评阅意见

（1）实验预习（30分）成绩:口预习认真、熟练掌握方法与步骤（30〜28）口有预习、但未能掌握方法与步骤（21〜18）

（2）操作过程（40分）成绩口遵规守纪、操作熟练、团结协作（40〜37）口遵规守纪、操作基本正确、无协作（28〜24）

（3）结果分析（30分）成绩口结果详实、结论清晰、讨论合理（30〜28）口结果正确、没有分析讨论（21〜18）其它意见□有预习、基本掌握方法与步骤（27〜22）口没有预习，不能完成实验（17〜0）口遵规守纪、操作正确、有协作（36〜29）口不能遵规守纪、操作不正确、无协作（23〜0）口结果正确、讨论适当（27〜22）口结果不正确、没有分析讨论（17〜0）教师签名:。